Tila naka-disable ang JavaScript sa loob ng iyong browser. Hindi gagana ang ilang function sa page na ito maliban kung mag-log in ka.

May Nakikitang Error?

SATA3H-CPUless-IP-AT7

Name: Design Gateway SATA3H-CPUless-IP-AT7
Brand: Design Gateway
SKU: 408-CPULESS-IP-AT7
Price: 2331255.48 PHP
Availability: OutOfStock

Reference lang ang mga larawan
Tingnan ang Mga Ispesipikasyon ng Produkto

Mouser #:

408-CPULESS-IP-AT7

Mfr. #:

SATA3H-CPUless-IP-AT7

Mfr.:

Design Gateway

Paglalarawan:

Development Software CPU less SATA Host IP core for Xilinx Artix-7

Datasheet:

SATA3H-CPUless-IP-AT7 Datasheet (PDF)

Higit Pang Impormasyon

Alamin pa ang tungkol sa Design Gateway SATA3H-CPUless-IP-AT7

Availability

Stock:: Maihahatid ang mga license key ng software sa pamamagitan ng email.

Ipasok ang Dami:

Minimum: 1 Mga Multiple: 1

Presyo ng Unit:

₱-.--

Ext. Presyo:

₱-.--

Est. Taripa:

LIBRENG Ipapadala ang Produktong Ito

Presyo (PHP)

Dami	Presyo ng Unit	Ext. Presyo
	₱2,331,255.48	₱2,331,255.48

.hidden-for-nojs { display: none; } .pull-right-nojs { justify-content: flex-end; }

Katangian ng Produkto	Value ng Attribute	Pumili ng Attribute
Manufacturer:	Design Gateway
Kategorya ng Produkto:	Software sa Pag-develop
Produkto:	IP Core - SATA3H-CL
Para Magamit sa:	Xilinx Artix-7
Brand:	Design Gateway
Bansa ng Pag-assemble:	Not Available
Bansa ng Diffusion:	Not Available
Bansang Pinagmulan:	Not Available
Uri ng Produkto:	Development Software
Subcategory:	Embedded Solutions

Nahanap na mga produkto:

Para maipakita ang mga katulad na produkto, pumili ng kahit na isang checkbox man lang

Pumili ng kahit isang checkbox sa itaas para magpakita ng katulad na produkto sa kategoryang ito.

Mga Piniling Attribute: 0

I-filter ang Dokumento:

Datasheet

SATA3H-CPUless-IP-AT7 Datasheet (PDF)

SATA3 Host CPUless IP Core

Design Gateway SATA3 Host CPUless IP Core is designed to be an all-in-one system containing the application, transport, and link layers in one IP. This helps the connection with the PHY layer implemented by the transceiver without CPU and DDR usage. The SATA Physical layer is designed using an HDL code to control the transceiver following the SATA protocol. The interface module is connected between the SATA3H-CL IP and the SATA device. This SATA3 IP core PHY is provided in the reference design in the release stuff for the IP customer. The SATA3 host IP core features a dgIF typeS user interface that is very easy to access and comes with a control and data interface.